(19)日本国特新庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-188419

(43)公開日 平成6年(1994)7月8日

(51)Int.CL⁵

識別記号

广内整理番号

FΙ

技術表示管所

H01L 29/784

9056-4M

H01L 29/78

311 G

審査請求 未請求 請求項の数4(全 5 頁)

(21)出願番号	特顏平4-335720	(71)出順人 000005821
(22)出顧日	平成 4年(1992)12月16日	松下電器座業株式会社 大阪府門真市大字門真1006番地
	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者 松岡 富造
		大阪府門真市大字門真1006番地 松下電器
		産業株式会社内
		(72)発明者 竹田 守
		大阪府門真市大字門真1006番地 松下電器
	•	産業株式会社内
		(72)発明者 小林 郁典
		大阪府門真市大字門真1006番地 松下電器
		產業株式会社内
		(74)代理人 弁理士 小鍜治 明 (外2名)

(54)【発明の名称】 薄膜トランジスタの製造方法

(57)【要約】


【目的】 本発明は、下層配線と上層配線間の短絡を効 果的に防止した多層配線を持つ薄膜トランジスタを得る 製造法を提供する。


【構成】 アルミニウム系の金属薄膜の上に、他の陽極 酸化可能な金属を積層し、陽極酸化可能な金属の全部と アルミニウム系の金属薄膜の表面の一部を陽極酸化し て、薄膜トランジスタのゲート電極とゲート絶縁体層の 一部分を構成する。


タンタル金属薄膜 酸化タンタル

極酸化膜

7 アモルファスシリコン







1

【特許請求の範囲】

【請求項1】透光性絶縁基板上に、導電材料を選択的に 被着形成した第一の導電層と、前記基板表面の露出面及 び前記第一の導電層を覆う絶縁体層と、前記絶縁体層上 の特定領域を覆う半導体層と、前記半導体層と一部重な り合う一対の第二の導電層と、前記第二の一対の導電層 の一方と電気的に接触する透明導電層から少なくともな る薄膜トランジスタの製造において、まずアルミニウム 系の金属薄膜とその上にアルミニウム系以外の陽極酸化 可能な金属薄膜を積層した2層膜を形成し、陽極酸化可 10 能な金属薄膜の全部とアルミニウム系薄膜の一部を陽極 酸化して、前記第一の導電層と前記絶縁体層の一部を形 成することを特徴とする薄膜トランジスタの製造方法。 【請求項2】陽極酸化可能な金属薄膜がTa、Ti、Z r、Nb、W、およびMoから選ばれた1種であること を特徴とする請求項1記載の薄膜トランジスタの製造方 法.

【請求項3】アルミニウム系の金属薄膜が純粋なA1、 少量のSiを含んだAlのいずれかであることを特徴と する請求項1記載の薄膜トランジスタの製造方法。

【請求項4】陽極酸化可能な金属薄膜の厚さが30~1 00nmであることを特徴とする請求項1記載の薄膜ト ランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、カラー液晶表示装置等 に応用される薄膜トランジスタの製造方法に関する。 [0002]

【従来の技術】一般に、薄膜トランジスタ等の素子を形 い。特にスイッチング用トランジスタをマトリクス状に 設けたアクティブマトリクス型液晶表示装置の場合に は、X方向及びY方向の配線が必須となり、しかも大画 面を得るためには信号遅延を少なくするため可能な限り 低低抗の配線が必要とされる。信号遅延を少なくするた め第一の導電層、すなわち下層の配線やゲート電極にア ルミニウムが用いられる。更に第二の導電層、すなわち 上層の配線やソース・ドレーン電極と第一の導電層を電 気的に絶縁するため、およびゲート絶縁体を形成するた め下層の配線やゲート電極上に絶縁層を何らかの手段で 積層する。次に半導体層を形成してゲート電極上の特定 領域に加工した後、第二の導電層を形成して薄膜トラン ジスタのマトリックスを完成する。

[0003]

【発明が解決しようとする課題】 従来の技術の項で説 明した薄膜トランジスタのマトリックスにおいては、第 一の導電層(下層配線とゲート電極)と第二の導電層 (上層配線とソース・ドレーン電極) の間で短絡すると いう問題がいままで一番大きな課題であった。特に、ゲ ート電極や下層配線としてA1金属を用いた場合、その 50 えば、大型液晶表示パネルに応用して薄膜トランジスタ

加熱工程、たとえば電極や配線パターン形成のフォトリ ソ工程でレジスト塗布前に、約160℃、5分のデハイ ドレーションを行うことによって、A1薄膜にヒロック と呼ばれる突起が発生する。

【0004】このしロックは更に絶縁体層、半導体層、 第二の導電層、すなわちソース・ドレーン電極や上層配 線を形成して最終的に薄膜トランジスタのマトリックス を作成し駆動した時、上層と下層配線間ショート不良の 原因になる。ヒロックが絶縁体層の膜厚均一性を損ね、 局部的な電界集中によってショート不良を引き起こすと 考えられる。これに対処するために、Alに少量のTa やTiを添加したゲート電極が検討されているが、これ らはヒロックに対して効果はあるものの、電気抵抗が純 粋なA 1の約5倍と高くなり、ゲート信号遅延の観点か ら好ましくない。従って、純粋なA1と同程度の低い電 気抵抗を持ち、かつヒロックのない下層配線やゲート電 極を作成する方法が望まれている。

【0005】本発明はかかる点に鑑み、多層配線間の短 絡を防止し、歩留まりの高い信頼性に優れた薄膜トラン 20 ジスタを得るため、第一の導電層に対してヒロック発生 を効果的に抑制する製造方法を提供するものである。 [0006]

【課題を解決するための手段】薄膜トランジスタの第一 の導電層、すなわち下層配線やゲート電極を、まず低抵 抗のアルミニウム系金属で形成し、続いてアルミニウム 系金属のヒロック発生を防ぐために他の陽極酸化可能な 金属を積層した。下層配線やゲート電極のパターンをエ ッチング加工により形成した後、その表面を陽極酸化し て陽極酸化可能な金属全部とアルミニウム系金属の一部 成した半導体装置は二層以上の多層配線を行うことが多 30 を絶縁体層に変換した。したがって、この段階で下層配 線とゲート電極の上に酸化アルミニウムと他の陽極酸化 可能な金属の酸化物薄膜が形成された積層構造ができ る。更に、一般に行われているように窒化珪素薄膜を積 層してゲート絶縁体層を完成する。結局薄膜トランジス タのゲート絶縁体層は酸化アルミニウム、陽極酸化可能 な金属の酸化物および窒化珪素の3層膜となり、かつ下 地のゲート電極にヒロックがないので、従来の2層膜で 下地にヒロックが発生している場合と比較して欠陥やピ ンホールの少ない絶縁体層が形成され、下層配線、ゲー ト電極と上層配線、ソース・ドレーン電極の間の短絡不 良、すなわち一般にゲート・ソース短絡を効果的に防止 できる。

[0007]

【作用】本発明の薄膜トランジスタの製造方法によれ ば、ヒロックのない低低抗の下層配線やゲート電極と、 欠陥のない絶縁性に優れたゲート絶縁体層を形成できる ので、大型高精細度の薄膜トランジスタのマトリックス の製造に適し、同時に下層配線、ゲート電極と上層配 線、ソース・ドレーン電極間の短絡を防止できる。たと

ーアレイのゲート・ソース短絡を効果的に防止でき、高 い歩留まりで信頼性の高いパネルを製造することができ る。

[0008]

【実施例】(実施例1)(図1)は本発明の製造法による液晶ディスプレイ等に応用される透光性基板上の薄膜トランジスタの断面図と製造過程を示したもので、この図を中心に用いて説明する。

【0009】(図1(a))に示したように、基板1上に純粋なアルミニウム(A1)金属、または熱やストレ 10 ス等によるマイグレーションやヒロックを防止させるため不純物として、例えばシリコンを0.5~2%程度含んだアルミニウム金属2を200nmの膜厚に、スパッタ法を用いて全面に形成した。さらにその上にタンタル(Ta)金属3を30nmの厚さに積層して、そして通常のドライエッチング法を用いて、所望のゲート電極パターンを形成した。

【0010】一般に、純粋なアルミニウムではフォトリソ工程のデハイドレーションで160℃程度に加熱されると、薄膜表面にヒロックと呼ばれる突起が発生する。上記のように、アルミニウムに少量のシリコン(Si)を添加すると、ヒロックの発生はかなり軽減されるものの、完全ではない。Siの代わりに少量のTaを添加しても同様である。

【0011】しかし、上記のようにアルミニウム薄膜の上にさらに重金属のTaを30nmの厚さ以上に積層すると、ヒロックの発生が効果的に抑制されることを見いだした。この効果は他の重金属、Ti、Zr、Nb、W、およびMoによっても実現できた。これらの金属は、さらに後の工程でゲート絶縁膜の一部を陽極酸化法 30によって形成する必要があるため、陽極酸化可能な金属から選ばれた。

【0012】つぎに、(図1(b))に示すようにTa 金属の全部とA1金属の一部を陽極酸化してゲート絶縁体とした。陽極酸化は化成液として酒石酸を1%含む水溶液とエチレングリコールを容量比で3:7に混合し、かつアンモニア水でpH7に調節した液を用いた。30 nmの厚さのTa金属は陽極酸化することによって、厚さが増加し75nmの酸化タンタル絶縁体4になる。化成電圧をコントロールして、アルミニウム金属まで化成を行い、アルミニウム金属表面に厚さ100nmの酸化アルミニウム絶縁体5を形成した。結局、ゲートアルミニウム金属の上に酸化アルミニウムと酸化タンタルの積層膜からなるゲート絶縁体を陽極酸化法により形成した。

【0013】次に、(図1(c))に示すように、プラズマCVD法により225nmの厚さの窒化シリコン(SiN₁)薄膜6と半導体活性層となるアモルファスシリコン(a-Si)7とエッチングストッパとなる窒化シリコン(SiN₁)8を連続堆積し、エッチングス

トッパのSiN_xを島状に加工した。最終的にゲート絶縁層は酸化アルミニウム100nm、酸化タンタル75nm、および窒化シリコン225nmの3層膜で構成され、その全体の厚さを400nmとした。

【0014】そして、(図1(c))に示すようにa-Siと金属とのオーミック接触を確保するため、n型不純物としてリンをドープしたアモルファスシリコン(n+-a-Si)9及びソース・ドレーンとなる金属薄膜として例えばチタン(Ti)を堆積した。

【0015】そして、図示はしないがゲート電極を取り出すための開口部を設けた後、ソース・ドレーンのレジストパターンとエッチングストッパのSiNxをマスクとしてTi、n*-a-Si、a-Siを一括エッチングして、(図1(c))に示すようにソース電極10とドレーン電極11を形成した。最後に、(図1(c))に示すように透明電極12として例えばインジウム・スズ酸化物(ITO)をドレイン電極に電気的に接触するよう選択的に被着形成して薄膜トランジスタを完成した。

【0016】尚、本実施例では、ソース・ドレイン電極 20 材料としてTiを用いたが、ソース・ドレイン電極材料 としてはモリブデンシリサイドのような金属珪化物、あ るいはアルミニウム、クロム、モリブデン、タンタル、 ニッケル、ニッケルークロム合金などのような金属材料 を用いることも可能である。

【0017】透明電極形成には、透明電極形成工程は必ずしも薄膜トランジスタ製造工程の最後である必要はなく、初期の工程で形成し、絶縁層に開口部を設けてドレイン電極と電気的に接触させてもよい。

【0018】以上のようにして作成した薄膜トランジスタ737万個(640×480個からなるトランジスタアレイを24枚作成)のゲート・ソース短絡の欠陥を調べた。比較のために、ゲート絶縁層としていままでよく使われてきた200nmの厚さの酸化アルミニウム陽極酸化膜と200nmの窒化シリコン膜の2層膜を用いた薄膜トタンジスタも同数作成した。

【0019】これら2種類の薄膜トランジスタでゲート・ソース間短絡の数を相対的に比較した結果、200nmの酸化アルミニウム陽極酸化膜と200nmの窒化シィコンの2層膜ゲート絶縁層の場合を100とすると、40本発明の製造法による上記100nmの酸化アルミニウム陽極酸化膜と75nmの酸化タンタル陽極酸化膜および225nmの窒化シリコンの3層膜でゲート絶縁体層を構成した薄膜トランジスタアレイは20の割合であった。また、本発明の方法でアルミニウム金属にシリコンを1%添加した薄膜トランジスタアレイは13の割合であった。

【0020】この結果から明かなように本発明の製造法を用いて作成した薄膜トランジスタアレイはゲート・ソース短絡の欠陥を従来より1/5ないし1/7に低減す 50 ることが出来た。この欠陥低減は主にアルミニウム系下 層配線およびゲート電極パターンに発生する熱によるヒ ロックを、本発明による製造方法によって低減したため である。またゲート絶縁体層が3層で従来よりも多い多 層膜からなっていることも、多層の積層効果に基づいて 絶縁体層のピンホールや欠陥の低減に寄与していると考 えられる。

【0021】(実施例2)実施例1とほとんど同様に薄 膜トランジスタを作成し比較した。 ただし、 実施例1の 場合とは異なり、アルミニウム金属の上にTa金属を1 ーンをドライエッチング法で形成した後、Ta金属全部 と、更にアルミニウム表面まで陽極酸化して、アルミニ ウム下層配線とゲート電極の上に100 nmの厚さの酸 化アルミニウム陽極酸化膜と250 nmの酸化タンタル 陽極酸化膜を積層した。100nmのTa金属は250 nmの酸化タンタルに陽極酸化によって変換される。

【0022】さらに実施例1と同じプラズマCVD法で **窒化シリコン膜を50 nmを積層して、全体として実施** 例1と同じ厚さ400 nmのゲート絶縁体層を形成し た。以下、実施例1と同様にして薄膜トランジスタアレ 20 い信頼性に優れた半導体装置を製造できる。 イを完成し、実施例1と同じ従来の薄膜トランジスタア レイと比較した。

【0023】その結果、ゲート・ソース短路の割合は従 来100に対して10の割合であった。実施例1のTa 金属の厚さが30mmの場合より、その厚さが100m mの実施例2の方がゲート・ソース短絡に対して効果的 であるが、一般によく設計され用いられるゲート絶縁体 層の厚さ400mmにたいして、半導体層に接する窒化 シリコンの膜厚は、少なくとも50ヵmは必要であるの でTaの膜厚は100nm以下にした方がよい。

【0024】(実施例3)実施例1とほとんど同じ方法 でTa金属を他の陽極酸化可能なTi、Zr、Nb、 W、およびMoに置き換えて、薄膜トランジスタアレイ を作成した。それらの金属の膜厚をすべて50nmと し、陽極酸化して100nmの酸化チタン、100nm の酸化ジルコニウム、125 nmの酸化ニオブ、150 nmの酸化タングステンおよび酸化モリブデンに変換し

た。前もって50nmの上記金属をアルミニウム金属に 積層することによって、アルミニウム金属の熱によるヒ ロック発生がTa同様に抑えられることを確認してい

【0025】陽極酸化した後、酸化アルミニウム陽極酸 化膜100 nmを含む 3層からなるゲート絶縁体層の全 体の厚さが400 nmになるように窒化シリコン膜を積 層し、以下、実施例1と同様に薄膜トランジスタを作成 して、実施例1と同じ従来例とゲート・ソース短絡の割 00nmの厚さに積層した。下層配線とゲート電極パタ 10 合を比較した。その結果、いずれにおいても従来100 に対し35以下の割合であった。

[0026]

【発明の効果】以上説明したように、本発明の製造方法 によれば下層配線とゲート電極膜のヒロック発生を抑制 し、かつ3層積層膜からなるゲート絶縁体層を用いてい るので、ゲート・ソース短絡欠陥を効果的に防止した薄 膜トランジスタを得ることができる。さらに一般に、本 発明の絶縁体薄膜を用いて、多層配線を有する半導体装 置の下層配線と上層配線の短絡を防止し、歩留まりの高

【図面の簡単な説明】

【図1】本発明における逆スタガ型の薄膜トランジスタ の製造工程を示す断面図

【符号の説明】

- 1 基板ガラス
- 2 アルミニウムゲート電極薄膜
- 3 タンタル金属薄膜
- 4 酸化タンタル陽極酸化膜
- 5 酸化アルミニウム陽極酸化膜
- 30 6 窒化シリコン薄膜
 - 7 アモルファスシリコン半導体薄膜
 - 8 エッチングストッパー窒化シリコン薄膜
 - 9 n+アモルファスシリコン半導体薄膜
 - 10 チタンソース電極
 - 11 チタンドレーン電極
 - 12 ITO透明電極

6

【図1】

- / 基板ガラス
- 2 アルミニウムゲート 電極薄膜
- 3 タンタル金属薄膜
- 4 酸化タンタル 発極酸化膜
- 降極酸化膜
- 6 窒化シリコン薄膜
- 7 アモルファスシリコン 半書な管禁
- 半専体等膜 8 エッチングストッパー 変化シリコン薄膜
- 9 n⁺アモルファスシリコン 半導体等膜
- 5 酸化アルミニウム 10 チタンソース電復
 - 11 チタンドレーン電標
 - 12 ITO透明電框

